Страница 2 из 2 ПерваяПервая 12
Показано с 26 по 47 из 47

Тема: Возможная реализация 17 разрядного параллельного (мультибитного) ЦАП на базе 2-х канального 16 разрядного ЧИПа

  1. #26

    По умолчанию Re: Возможная реализация 17 разрядного параллельного (мультибитного) ЦАП на базе 2-х канального 16 разрядного ЧИПа

    Константин, в чем по Вашему мнению преимущества и недостатки параллельных ЦАП и почему Вы применили именно ЧИП TDA1541A? Хотелось бы получить максимально подробный ответ.

  2. #27

    По умолчанию Re: Возможная реализация 17 разрядного параллельного (мультибитного) ЦАП на базе 2-х канального 16 разрядного ЧИПа

    Цитата Сообщение от Игорь Тихомиров Посмотреть сообщение
    Константин, в чем по Вашему мнению преимущества и недостатки параллельных ЦАП и почему Вы применили именно ЧИП TDA1541A? Хотелось бы получить максимально подробный ответ.
    Основное преимущество параллельного ЦАПа - гораздо более узкий спектр помех на выходе. Т.е. всей аналоговой электронике в дельтасигма ЦАПах приходится работать в условиях значительно больших ВЧ помех.
    Главный недостаток параллельных ЦАПов - неравномерная дифференциальная ошибка, которая, в некоторых случаях, даже может приводить к сбоям монотонности.
    Некоторые выделяют время установления. Однако, при корректно построенных цифровых фильтрах и модуляторах высокого порядка в дельтасигме, время установления оказывается больше задано параметрами цифрового фильтра, потому я этот параметр не выделяю.

    1541А мне просто достались две пачки из старых запасов. Плюс к тому они подошли к возможностям цифрового блока усилителя. Нельзя сказать, что я фанат этой микросхемы. Однако, считаю, что для высококачественного аудио 16 бит достаточно, а 8-х оверклокинг позволяет реализовать, совместно с цифровой фильтрацией, достаточную функцию фильтрации. Т.е. все просто удачно сложилось.

  3. #28

    По умолчанию Re: Возможная реализация 17 разрядного параллельного (мультибитного) ЦАП на базе 2-х канального 16 разрядного ЧИПа

    Цитата Сообщение от Мусатов Константин Посмотреть сообщение
    Не думаю, что из всего этого реально удастся выудить нечто серьезное. Т.е., результат может какой и будет, но непропорционально затратам. Лучше как-то бороться с основными недостатками параллельных МС.
    Может и так, если исходить из сугубо технической точки зрения. Аудиофилы на чистую "технику" не всегда клюют.
    А пробовал кто нибудь так делать?
    Последний раз редактировалось Игорь Тихомиров; 21.09.2019 в 10:44.

  4. #29

    По умолчанию Re: Возможная реализация 17 разрядного параллельного (мультибитного) ЦАП на базе 2-х канального 16 разрядного ЧИПа

    Использовать по несколько микросхем параллельных АЦП - это не новость, таким баловались многие. Однако реализации чаще были тупые - просто включить параллельно.

  5. #30

    По умолчанию Re: Возможная реализация 17 разрядного параллельного (мультибитного) ЦАП на базе 2-х канального 16 разрядного ЧИПа

    Несмотря на не очевидность пользы данного варианта я все таки доделаю функциональную схему и алгоритм балансировки плеч. Воплощать это или нет это другой вопрос.

  6. #31

    По умолчанию Re: Возможная реализация 17 разрядного параллельного (мультибитного) ЦАП на базе 2-х канального 16 разрядного ЧИПа

    Функциональная схема балансировки плеч ЦАП.
    Нажмите на изображение для увеличения. 

Название:	Функциональная схема балансировки плеч ЦАП.jpg 
Просмотров:	4 
Размер:	76.9 Кб 
ID:	2596
    Алгоритм балансировки плеч ЦАП.разбит на два этапа. Первый этап - начальная балансировка плеч ЦАП по постоянному току (анализируется сигнал верхнего по схеме компаратора). Второй этап - точная балансировка плеч ЦАП по тестовому сигналу заданной частоты (анализируется сигнал нижнего по схеме компаратора).Алгоритм первого этапа заключается в следующем. Методом последовательного приближения необходимо подобрать такое число подаваемое на один из каналов ЦАП, чтобы разница сигналов на выходе плеч была минимальной. При максимальном не балансе плеч ЦАП 0,3 дБ необходимо проверить действие 10 младших разрядов. Реализация такого алгоритма будет состоять из 7 шагов .
    1 шаг - проверка действия 10 р.
    На вход первого канала подается число 1000000000000000, на вход второго 1000001000000000. Затем подается число 1000001000000000 на вход первого канала, а 1000000000000000 на вход второго канала. Анализируются отклики на выходе компаратора. Если в обоих случаях происходит смена отклика, то в дальнейшем для данные обоих каналов в 10р записывается 0. Если в одном из каналов, при подаче числа 1000001000000000 отклик не изменился, то в дальнейшем в 10р его данных записывается 0.
    2 шаг - проверка действия 9 разряда.
    Если на предыдущем шаге, при подаче 1 в 10 р на вход обоих каналов ЦАП, отклик изменялся, то повторяют все действия сделанные на предыдущем шаге (для 9р). Если на предыдущем шаге, при подаче 1 в 10р на вход одного из каналов ЦАП, отклик не менялся, то проверяют действие 9р только в этом канале.
    3 шаг - проверка действия 8 разряда.
    Если на предыдущем шаге, при подаче 1 в 9 р на вход обоих каналов ЦАП, отклик изменялся, то повторяют все действия сделанные на предыдущем шаге (для 8р). Если на предыдущем шаге, при подаче 1 в 9р на вход одного из каналов ЦАП, отклик не менялся, то проверяют действие 8р только в этом канале.
    4 шаг - проверка действия 7 разряда.
    Если на предыдущем шаге, при подаче 1 в 8 р на вход обоих каналов ЦАП, отклик изменялся, то повторяют все действия сделанные на предыдущем шаге (для 7р). Если на предыдущем шаге, при подаче 1 в 8р на вход одного из каналов ЦАП, отклик не менялся, то проверяют действие 7р только в этом канале.
    5 шаг - проверка действия 6 разряда.
    Если на предыдущем шаге, при подаче 1 в 7 р на вход обоих каналов ЦАП, отклик изменялся, то повторяют все действия сделанные на предыдущем шаге (для 6р). Если на предыдущем шаге, при подаче 1 в 7р на вход одного из каналов ЦАП, отклик не менялся, то проверяют действие 6р только в этом канале.
    6 шаг - проверка действия 1...5 разрядов.
    Если на предыдущем шаге, при подаче 1 в 6 р на вход обоих каналов ЦАП, отклик изменялся, то делают следующее. На вход первого канала подается число 1000000000000000, на вход второго 1000000000011111. Затем подается число 1000000000011111 на вход первого канала, а 1000000000000000 на вход второго канала. Анализируются отклики на выходе компаратора. Если в обоих случаях происходит смена отклика, то в дальнейшем для данные обоих каналов в 1...5р записывается 00000. Если в одном из каналов, при подаче числа 1000000000011111 отклик не изменился, то в дальнейшем в 1...5р его данных записывается 11111. Если на предыдущем шаге, при подаче 1 в 6р на вход одного из каналов ЦАП, отклик не менялся, то проверяют действие 1...5р только в этом канале.
    7 шаг - вычисление поправочного коэффициента первого этапа.
    Полученное, после 7 шагов, число 100000ХХХХХХХХХХ надо поделить на 1000000000000000. В 1...6р полученного числа ХХХХХХХХХХХХХХХХ надо в записать 000000. Число ХХХХХХХХХХ000000 это поправочный коэффициент первого этапа, на который надо умножать данные для канала ЦАП с меньшим коэффициентом преобразования.
    Алгоритм второго этапа заключается в следующем. На вход обоих каналов ЦАП подаются амплитудные отсчеты тестового сигнала заданной частоты. Причем, данные канала ЦАП с меньшим коэффициентом преобразования умножаются на, полученный на предыдущем этапе, поправочный коэффициент. Сигнал с выхода нижнего по схеме компаратора анализируется на наличие переменной составляющей тестового сигнала. Методом последовательного счета (в 1...6р поправочного коэффициента в каждом шаге прибавляется по 1) ищется такой поправочный коэффициент, при котором составляющая тестового сигнала будет минимальной величины.
    Точность балансировки плеч ЦАП будет определяться величиной напряжения смещения нуля (порогом срабатывания) нижнего по схеме компаратора. Для достижения точности балансировки 0,01%, при максимальной амплитуде аналогового сигнала 3 В, напряжение смещения нуля должно быть не более 0,3 мВ.
    Первый и второй этап и балансировки ЦАП одновременно необходимо запускать при включении изделия. При дальнейшей работе необходимо, периодически или по команде, запускать только второй этап балансировки ЦАП.
    Последний раз редактировалось Игорь Тихомиров; 24.09.2019 в 12:09.

  7. #32

    По умолчанию Re: Возможная реализация 17 разрядного параллельного (мультибитного) ЦАП на базе 2-х канального 16 разрядного ЧИПа

    Привожу возможный вариант реализации цифрового фильтра. Проще и понятней изобразить его в виде функциональной схемы. Реализовать цифровой фильтр можно как программно, так и аппаратно.
    Нажмите на изображение для увеличения. 

Название:	DSCF0024_F.jpg 
Просмотров:	3 
Размер:	70.0 Кб 
ID:	2639
    На вход цифрового фильтра поступает информация с выхода D-триггера. На второй вход поступает сигнал в виде меандра с частотой повторения, такой же, как у контрольного сигнала подаваемого на вход ЦАП (в данном случае fCLK/4). В случае совпадения фаз сигналов на обоих входах, сумматор накопитель к результату прибавляет единицу. В случае не совпадения фаз сигналов на обоих входах, сумматор накопитель от результата вычитает единицу. При отсутствии сигнала на выходе D-триггера количество сложений и вычитаний будет примерно одинаково и соответственно накопленное за 4096 отсчетов положительное или отрицательное число будет минимально. Проблему составляет величина времени накопления данных в рассчете на один результат. Если fCLK=44,1 кГц, то то время накопления будет 0,093 сек. Для реализации алгоритма балансировки плеч ЦАП второго этапа с максимальным числом шагов 26 необходимо время 26 х 0,093=5,95 сек. Это многовато. Скорее всего придется сократить число отсчетов, либо при повторном запуске алгоритма, корректировать поправочный коэффициент не в 6 мзр, а например в 4 мзр.
    Надеюсь я ничего не напутал.
    Последний раз редактировалось Игорь Тихомиров; 29.09.2019 в 08:41.

  8. #33

    По умолчанию Re: Возможная реализация 17 разрядного параллельного (мультибитного) ЦАП на базе 2-х канального 16 разрядного ЧИПа

    Это надо моделировать. Суть в том, что полярное сравнение не гарантирует получение нулевого интеграла. Если у нас два интервала а больше б на 1, а один интервал меньше на 2, то интеграл равен нулю. А полярное сравнение даст результат +1.

  9. #34

    По умолчанию Re: Возможная реализация 17 разрядного параллельного (мультибитного) ЦАП на базе 2-х канального 16 разрядного ЧИПа

    Цитата Сообщение от Мусатов Константин Посмотреть сообщение
    Суть в том, что полярное сравнение не гарантирует получение нулевого интеграла.
    Константин пока не понял. Что за нулевой интеграл и зачем он нужен? Можно объяснить без него.
    Тут есть аналогия с синхронным детектором и ФНЧ. Два когерентных сигнала одинаковой частоты подаются на "смеситель" (искл. ИЛИ). На выходе получается "постоянная составляющая" того или иного знака, а также "переменная составляющая", которая получается от преобразования сигнала помех (в том числе постоянной составляющей от смещения компаратора и остаточного шума). ФНЧ (сумматор накопитель) отсекает "переменную составляющую". Получение числа равно нулю на выходе сумматора накопителя не является целью. Ищется минимальное число по модулю. Когда минимум пройден, коэффициент полученный на предыдущем шаге тот который на нужен.
    Последний раз редактировалось Игорь Тихомиров; 29.09.2019 в 21:41.

  10. #35

    По умолчанию Re: Возможная реализация 17 разрядного параллельного (мультибитного) ЦАП на базе 2-х канального 16 разрядного ЧИПа

    Синхронный детектор работает с синусоидальными сигналами, у который площади верхней и нижней полуволн равны. При работе с широкополосным сигналом постоянная составляющая отсутствует, через СД о Гц не передают, т.е. полный интеграл записи равен 0. Но вот количество положительный и отрицательных отсчетов может не совпадать. Простейшим примером этого будет добавление второй гармоники к синусу.

  11. #36

    По умолчанию Re: Возможная реализация 17 разрядного параллельного (мультибитного) ЦАП на базе 2-х канального 16 разрядного ЧИПа

    Константин, синхронный детектор может работать с разными сигналами. Его реакция на них будет разной.
    Вернемся к нашему случаю. Если на компаратор приходит остаточный сигнал синфазной составляющей контрольного сигнала значительно больший, чем порог срабатывания, то на выходе компаратора будет сигнал в виде меандра, совпадающего по фазе или в противофазе, к опорному сигналу. Очевидно, что на выходе сумматора накопителя, в этом случае, за 4096 суммирований, получится число близкое к +4096 (сигналы в фазе) или -4096 (сигналы в противофазе). При следующих шагах, по мере уменьшения составляющей контрольного сигнала на входе компаратора, на его входе начинает превалировать постоянная составляющая в смеси с шумом. В этом случае сигнал на выходе компаратора станет отличным от меандра. Количество совпадений совпадений и несовпадений сигнала на входах ИСКЛ-ИЛИ станет ощутимо неравным. На выходе сумматора накопителя, в этом случае, за 4096 суммирований, получится число меньшее по модулю чем +4096 или -4096. Допустим на каком то шаге составляющая сигнала настолько уменьшится, что будет преобладать шум с постоянной составляющей от смещения входов компаратора. В этом случае на выходе компаратора будет хаотическое чередование нулей и единиц с превалированием в ту или другую сторону. Допустим на каком то шаге сигнал на входе компаратора окажется меньше порога срабатывания (крайний случай, которого скорее всего на будет). В этом случае на его выходе компаратора постоянно будет ноль или единица. На выходе сумматора накопителя, в этом случае, за 4096 суммирований, получится число около нуля. В любом случае, на каком то шаге, получится минимальное число меньшее по модулю, чем +4096 или -4096, которое на следующем шаге будет превышено. В этом случае поправочный коэффициент найденный на предыдущем шаге будет искомым.
    Последний раз редактировалось Игорь Тихомиров; 30.09.2019 в 10:55.

  12. #37

    По умолчанию Re: Возможная реализация 17 разрядного параллельного (мультибитного) ЦАП на базе 2-х канального 16 разрядного ЧИПа

    Игорь, мне кажется, что все, что вы описываете, получится, если настройку производить на синтезированном сигнале. На музыкальном сигнале мы можем получить ошибку. Я анализировал записи фортепиано и замечал, что, особенно в громких участках, форма сигнала явно несимметричная. Одна полуволна выше другой, а вторая длиннее первой. В итоге постоянной составляющей нет, но сигнал энергетически не равный

  13. #38

    По умолчанию Re: Возможная реализация 17 разрядного параллельного (мультибитного) ЦАП на базе 2-х канального 16 разрядного ЧИПа

    Цитата Сообщение от Мусатов Константин Посмотреть сообщение
    Игорь, мне кажется, что все, что вы описываете, получится, если настройку производить на синтезированном сигнале.
    Естественно. Контрольный сигнал подаваемый на ЦАП - синус с частотой fCLK /4. Я же это писал.
    Цитата Сообщение от Игорь Тихомиров Посмотреть сообщение
    Алгоритм второго этапа заключается в следующем. На вход обоих каналов ЦАП подаются амплитудные отсчеты синфазного тестового сигнала заданной частоты. Причем, данные канала ЦАП с меньшим коэффициентом преобразования умножаются на, полученный на предыдущем этапе, поправочный коэффициент. Сигнал с выхода нижнего по схеме компаратора анализируется на наличие переменной составляющей тестового сигнала. Методом последовательного счета (в 1...6р поправочного коэффициента в каждом шаге прибавляется по 1) ищется такой поправочный коэффициент, при котором составляющая тестового сигнала будет минимальной величины.
    Цитата Сообщение от Игорь Тихомиров Посмотреть сообщение
    На вход цифрового фильтра поступает информация с выхода D-триггера. На второй вход поступает сигнал в виде меандра с частотой повторения, такой же, как у контрольного сигнала подаваемого на вход ЦАП (в данном случае fCLK/4).
    Ни о какой музыке речи не шло. Зачем на ней настраивать?
    Последний раз редактировалось Игорь Тихомиров; 30.09.2019 в 13:23.

  14. #39
    Завсегдатай
    Регистрация
    06.03.2019
    Адрес
    Москва
    Сообщений
    436

    По умолчанию Re: Возможная реализация 17 разрядного параллельного (мультибитного) ЦАП на базе 2-х канального 16 разрядного ЧИПа

    Полностью согласен с Константином. Нужно все аккуратно проанализировать, например, на несимметричных по форме сигналах - на это нужны деньги и время. Такая работа может быть выполнена только в транснациональных компаниях и корпорациях с большим числом компетентных сотрудников. Ради интереса этим заниматься просто бесполезно - с вероятностью близкой к 100% попадете в ошибочную гипотезу и не окупите свое время и деньги.

    Константин, вы со мной согласны или я опять ошибаюсь?

    Просто, если представить, что Константин - ведущий инженер по этой тематике в Гугл или Майкрософт, то я бы может вложился как инвестор.

    Но, в одиночку, друзья, это просто невозможно. И, даже, если у вас получится, что-то придумать, то вас просто заблокируют транснациональные компании и корпорации - мне так кажется...был уже такой опыт...всё, всё, я ухожу.

    Просто интересно на этот счет услышать или просто прочитать мнение Константина.

    Тихомиров, я протягиваю вам руку дружбы и беру все обидные слова назад. Уверен, у вас все получится. Вы тут самый компетентный товарищ из нас троих, можете взять нас с Костей на карандаш мы тут же согласимся за 300 000$ в месяц как в Гугле или Майкрософте))) Да, Константин?

    Это был не спам, а резюме наше с Константином - в одном флаконе))).
    Последний раз редактировалось Владимир R-V-A; 01.10.2019 в 01:16.

  15. #40

    По умолчанию Re: Возможная реализация 17 разрядного параллельного (мультибитного) ЦАП на базе 2-х канального 16 разрядного ЧИПа

    Наверно я не соглашусь. Матлаб сейчас вполне доступен и можно проверить такие гипотезы с небольшими трудозатратами

  16. #41

    По умолчанию Re: Возможная реализация 17 разрядного параллельного (мультибитного) ЦАП на базе 2-х канального 16 разрядного ЧИПа

    Цитата Сообщение от Мусатов Константин Посмотреть сообщение
    Матлаб сейчас вполне доступен и можно проверить такие гипотезы
    А что конкретно надо проверить. Схемное решение цифрового фильтра (если его реализовать программно, то всегда можно что нибудь подправить)?
    Может вызывает сомнение возможность спектрального анализа узкополосного сигнала при одноразрядном кодировании? Не надо в этом сомневаться. В БРЛС СУ-27 и Миг-29 спектральный анализ доплеровский частот производится одноразрядным БПФ на 1024 точки (предварительная частотная селекция осуществляется кварцевыми фильтрами). Процессоров сигналов в начале 80-х в СССР не было. Не модернизированные СУ-27 и Миг-29 до сих пор с такими БРЛС летают.
    Проверять надо все в комплексе как это реально работает. Сомнение вызывает не процесс калибровки плеч (его можно отладить), а как ЦАП, работающий по предложенному методу, будет работать (воспроизводить музыку).
    Последний раз редактировалось Игорь Тихомиров; 01.10.2019 в 13:38.

  17. #42

    По умолчанию Re: Возможная реализация 17 разрядного параллельного (мультибитного) ЦАП на базе 2-х канального 16 разрядного ЧИПа

    Игорь, нас за этот пост не посадят? А моделировать стоит что бы не попадать на всякие нестыковки уже в железе. Ошибки в алгоритмах лучше исправлять на этапе моделирования, а не сборки.

  18. #43

    По умолчанию Re: Возможная реализация 17 разрядного параллельного (мультибитного) ЦАП на базе 2-х канального 16 разрядного ЧИПа

    Цитата Сообщение от Мусатов Константин Посмотреть сообщение
    Игорь, нас за этот пост не посадят?
    Не посадят. Эти станции давно не секретные. В свое время продавались вместе с аэропланами. На модернизированных аэропланах другие станции, которые тоже продавались.

    - - - Добавлено - - -

    Цитата Сообщение от Мусатов Константин Посмотреть сообщение
    А моделировать стоит что бы не попадать на всякие нестыковки уже в железе.
    Железа то как такового почти нет. Два компаратора и Д-триггер. Остальное простейшая программа с которой справится любой.
    Последний раз редактировалось Игорь Тихомиров; 01.10.2019 в 16:03.

  19. #44

    По умолчанию Re: Возможная реализация 17 разрядного параллельного (мультибитного) ЦАП на базе 2-х канального 16 разрядного ЧИПа

    Надо Вегалаб с этим выйти. Может кому понравится.

  20. #45
    Завсегдатай
    Регистрация
    06.03.2019
    Адрес
    Москва
    Сообщений
    436

    По умолчанию Re: Возможная реализация 17 разрядного параллельного (мультибитного) ЦАП на базе 2-х канального 16 разрядного ЧИПа

    Какая цель? Вы какие параметры улучшить хотите с помощью своей инновации и почему вас не удовлетворяют существующие? Если это цена, то и так уже все стоит копейки.
    Последний раз редактировалось Владимир R-V-A; 04.10.2019 в 20:11.

  21. #46

    По умолчанию Re: Возможная реализация 17 разрядного параллельного (мультибитного) ЦАП на базе 2-х канального 16 разрядного ЧИПа

    Да хрен с ним (17р). А будет ли польза если использовать описанную выше методику балансировки плеч ЦАП для работы в нормальном 16р режиме? Например, для лучшего подавления паразитных синфазных сигналов?

  22. #47
    Завсегдатай
    Регистрация
    06.03.2019
    Адрес
    Москва
    Сообщений
    436

    По умолчанию Re: Возможная реализация 17 разрядного параллельного (мультибитного) ЦАП на базе 2-х канального 16 разрядного ЧИПа

    Надо пробовать, что тут ещё философствовать в борьбе за снижение 17 р?

Страница 2 из 2 ПерваяПервая 12

Ваши права

  • Вы не можете создавать новые темы
  • Вы не можете отвечать в темах
  • Вы не можете прикреплять вложения
  • Вы не можете редактировать свои сообщения
  •